ADSP Tiger SHARC芯片TS101S及其

ADSP Tiger SHARC芯片TS101S及其應用

　　摘要：ADSPTigerSHARC系列中的TS101S是AD公司最新推出的高性能定／浮點數字信號處理器。文章利用FBLMS算法在輸入信號為高度相關性時仍然具有較好的收斂速度這一特點，進而通過FBLMS算法在TS101S上實現了自適應濾波，并在EZ-KIT開發板上測試通過，同時驗證了該算法抑制同頻窄帶信號對雷達干擾的有效性。
　　關鍵詞：ADSPTiserSHARC；FBLMS；窄帶干擾；TS101S
　　
　　１引言
　　
　　利用數字信號處理器（ＤＳＰ）來進行模擬信號的處理同時具有很大的優越性，其主要表現有精度高，靈活性大，可靠性好等方面。它不但可以廣泛應用于通信系統、圖形／圖像處理、雷達聲納、醫學信號處理等實時信號處理領域。而且隨著人們對實時信號處理要求的不斷提高和大規模集成電路技術的迅速發展，數字信號處理器也發生著日新月異的變革。就ＡＤ公司而言，繼１６－ｂｉｔ定點ＡＤＳＰ２１ｘｘ和３２－ｂｉｔ浮點ＡＤＳＰ２１ｘｘｘ系列之后，日前又推出了ＡＤＳＰＴｉｇｅｒＳＨＡＲＣ系列的新型器件。這種ＴｉｇｅｒＳＨＡＲＣ系列器件是基于ＡＤ２１０６ｘ的下一代高性能芯片，其內部集成有更大容量的ＲＡＭ，它可以在單周期內執行４條指令，且可以很方便地實現多片并行處理系統的擴展，這些新添的特性更增加了高速實時信號處理的可行性。本文將介紹該系列中的ＴＳ１０１Ｓ芯片，以及利用該芯片實現ＦＢＬＭＳ?Ｆｒｅｑｕｅｎｃｙ－ｄｏｍａｉｎＢｌｏｃｋＬＭＳ?算法的自適應預測濾波的設計方法。此外，筆者還在ＥＺ－ＫＩＴ開發板上測試通過并驗證了該算法抑制同頻窄帶信號對雷達干擾的有效性。
　　
　　２ＴＳ１０１Ｓ系統器件的結構性能
　　
　　２．１結構特點
　　
　　ＴＳ１０１Ｓ的系統結構邏輯框圖如圖１所示。ＴＳ１０１Ｓ依舊采用超級哈佛結構（ＳＨＡＲＣ），并運用流水線技術，目前可以達到８級流水線（３級取指５級執行），其結構特點如下：
　　
　　●具有特殊的指令集和較長的指令字，一個指令字可以同時控制芯片內多個功能單元的操作；
　　
　　●片內集成有可由用戶自己定義的６Ｍｂｉｔ大容量ＳＲＡＭ存儲器；
　　
　　●具有２個獨立的計算單元，每個單元都有算術邏輯單元、乘法器、移位器、寄存器組及相關的數據對齊緩沖器，并可通過加速器支持Ｔｒｅｌｌｉｓ解碼?如，Ｖｉｔｅｒｂｉ和Ｔｕｒｂｏ解碼?和復數相關運算；
　　
　　●帶有兩個ＩｎｔｅｇｅｒＡＬＵ，每個ＩＡＬＵ含有兩個通用寄存器組，因而具有強大的地址產生能力，可支持環形緩沖和位反序尋址；
　　
　　●支持ＳＩＭＤ操作。
　　
　　２．２主要性能
　　
　　ＴＳ１０１Ｓ具有極高的處理能力，它采用靜態超標量結構，既有超標量處理器所具備的大容量指令緩沖池和指令跳轉預測功能，又可以在程序執行前就對指令級進行并行操作并用編譯器預測出來。ＴＳ１０１Ｓ的其它重要性能指標如下：
　　
　　●指令周期為４ｎｓ（主頻２５０ＭＨｚ）?運算能力達到２５０ＭＩＰＳ；
　　
　　●ＤＳＰ每周期能執行４條指令，具有２４個１６－ｂｉｔ定點運算和６個浮點運算能力，能提供１５００ＭＩＰＳ或６．０ＧＯＰＳ的性能；
　　
　　●每周期可實現８×１６ｂｉｔ乘與４０ｂｉｔ累加或者２×１６ｂｉｔ乘與８０ｂｉｔ累加；
　　
　　●支持３２ｂｉｔＩＥＥＥ浮點數據和８ｂｉｔ／１６ｂｉｔ／３２ｂｉｔ／６４ｂｉｔ定點數據格式。
　　
　　ＴＳ１０１的其它典型性能指標如表１所列。
　　
　　表1250M運行時通用算法性能
　　
　　性能指村速度時鐘周期32-bit處，500百萬MACs/s峰值性能1024點復數FFT（基2）39.34μs98351024點輸入50抽頭FIR110μs27500單FIRMAC2.2ns0.5516-bit算法，20億次MACs/s峰值性能256點復數FFT（基2）4.4μs11001024點輸入50抽頭FIR28.8μs7200單FIRMAC0.56ns0.14單復數FIRMAC2.28ns0.57
　　雷達信號處理一般需要很高的實時性，比如在干擾抑制算法處理時，必須在一個回波脈沖周期內完成相關算法。由上述分析可知，ＴＳ１０１Ｓ可以滿足高速實時數字信號處理的要求。下面以ＴＳ１０１Ｓ實現ＦＢＬＭＳ自適應算法抑制同頻窄帶信號對雷達的干擾為例進一步介紹該芯片。
　　
　　３ＦＢＬＭＳ算法分析與實現
　　
　　自適應過程一般采用典型ＬＭＳ自適應算法，但當濾波器的輸入信號為有色隨機過程時，特別是當輸入信號為高度相關時，這種算法收斂速度要下降許多，這主要是因為輸入信號的自相關矩陣特征值的分散程度加劇將導致算法收斂性能的惡化和穩態誤差的增大。此時若采用變換域算法可以增加算法收斂速度。變換域算法的基本思想是：先對輸入信號進行一次正交變換以去除或衰減其相關性，然后將變換后的信號加到自適應濾波器以實現濾波處理，從而改善相關矩陣的條件數。因為離散傅立葉變換?ＤＦＴ?本身具有近似正交性，加之有ＦＦＴ快速算法，故頻域分塊ＬＭＳ?ＦＢＬＭＳ?算法被廣泛應用。
　　
　　ＦＢＬＭＳ算法本質上是以頻域來實現時域分塊ＬＭＳ算法的，即將時域數據分組構成Ｎ個點的數據塊，且在每塊上濾波權系數保持不變。其原理框圖如圖２所示。ＦＢＬＭＳ算法在頻域內可以用數字信號處理中的重疊保留法來實現，其計算量比時域法大為減少，也可以用重疊相加法來計算，但這種算法比重疊保留法需要較大的計算量。塊數據的任何重疊比例都是可行的，但以５０％的重疊計算效率為最高。對ＦＢＬＭＳ算法和典型ＬＭＳ算法的運算量做了比較，并從理論上討論了兩個算法中乘法部分的運算量。本文從實際工程出發，詳細分析了兩個算法中乘法和加法的總運算量，其結果為：
　　
　　復雜度之比＝ＦＢＬＭＳ實數乘加次數／ＬＭＳ實數乘加次數＝（２５Ｎｌｏｇ２Ｎ＋２Ｎ－４）／[２Ｎ(２Ｎ－１)]?
　　
　　采用ＡＤＳＰ的Ｃ語言來實現ＦＢＬＭＳ算法的程序如下：
　　
　　ｆｏｒ(ｉ＝０;ｉ＜＝３０;ｉ＋＋)
　　
　　{ｆｏｒ(ｊ＝０;ｊ＜＝ｎ－１;ｊ＋＋)
　　
　　{ｉｎ[ｊ]＝ｉｎｐｕｔ[ｉ×Ｎ＋ｊ;]
　　
　　ｒｆｆｔ(ｉｎ,ｔｉｎ,ｎｆ,ｗｆｆｔ,ｗｓｔ,ｎ);
　　
　　ｒｆｆｔ(ｗ,ｔｗ,ｗｆ,ｗｆｆｔ,ｗｓｔ,ｎ);
　　
　　ｃｖｅｃｖｍｌｔ(ｉｎｆ,ｗｆ,ｉｎｗ,ｎ);
　　
　　ｉｆｆｔ(ｉｎｗ,ｔ,Ｏ,ｗｆｆｔ,ｗｓｔ,ｎ);
　　
　　ｆｏｒ(ｊ＝０,ｊ＜＝Ｎ－１;ｊ＋＋)
　　
　　{ｙ[ｉ×Ｎ＋ｊ]＝Ｏ[Ｎ＋ｊ]．ｒｅ;
　　
　　ｅ[ｉ×Ｎ＋ｊ]＝ｒｅｆｅｒｅ[ｉ×Ｎ＋ｊ]－ｙ[ｉ×Ｎ＋ｊ];
　　
　　ｔｅｍｐ[Ｎ＋ｊ]＝ｅ[ｉ×Ｎ＋ｊ;}
　　
　　ｒｆｆｔ(ｔｅｍｐ,ｔ,Ｅ,ｗｆｆｔ,ｗｓｔ,ｎ);
　　
　　ｆｏｒ(ｊ＝０;ｊ＜＝ｎ－１;ｊ＋＋)
　　
　　{ｉｎｆ_ｃｏｎｊ[ｊ]＝ｃｏｎｊｆ(ｉｎｆ[ｊ]);}???
　　
　　ｃｖｅｃｖｍｌｔ(Ｅ,ｉｎｆ_ｃｏｎｊ,Ｅｉｎ,ｎ);
　　
　　ｉｆｆｔ(Ｅｉｎ,ｔ,Ｅｉｎ,ｗｆｆｔ,ｗｓｔ,ｎ);
　　
　　ｆｏｒ(ｊ＝０;ｊ＜＝Ｎ－１;ｊ＋＋)
　　
　　{ＯＯ[ｊ]＝Ｅｉｎ[ｊ]．ｒｅ;
　　
　　ｗ[ｊ]＝ｗ[ｊ]＋２＊ｕ＊ＯＯ[ｊ];}??
　　
　　}
　　
　　在ＥＺ－ＫＩＴ測試板中，筆者用匯編語言和Ｃ語言程序分別測試了典型ＬＭＳ算法的運行速度，并與ＦＢＬＭＳ算法的Ｃ語言運行速度進行了比較，表２所列是其比較結果，從表２可以看出濾波器階數為６４時，即使是用Ｃ語言編寫的ＦＢＬＭＳ算法也比用匯編編寫的ＬＭＳ算法速度快２０％以上，如果濾波器的階數更大，則速度會提高更多。
　　
　　表2FBLMS和LMS算法在運行速度比較
　　
　　算法條件時鐘周期速度LMS-ASM1024點實數據，64階12574935.030msLMS-C1024點實數據，64階839486233.579msFBLMS-C1024點實數據，64階9865243.946ms
　　
　　
　　

【ADSP Tiger SHARC芯片TS101S及其】相關文章：

PCI總線接口芯片9050及其應用08-06

FPGA芯片APA150及其應用08-06

電力載波芯片ST7538及其應用08-06

PCI接口芯片s5935及其應用08-06

Neuron多處理器芯片及其應用08-06

USB總線接口芯片CH371及其應用08-06

高性能DDS芯片AD9954及其應用08-06

神經元芯片的并口I/O對象及其應用08-06

PCI總線通用接口芯片CH361及其應用08-06